摘 要 本数字频率计采用小规模逻辑芯片，4位数码管显示的设计。文中对数字频率计相关部分电路的工作原理、设计方法及实现的功能进行解析。
【关键词】数字频率计 时基电路 闸门电路 逻辑控制电路 计数器电路 锁存译码电路
数字频率计是用来测量频率与周期，并进行计数、测时的重要仪器，在使用上较示波器经济、便利，现已在许多领域得到广泛应用。在产品的研发、实验、生产过程中，许多情况下并不需要购置贵重的专用测频计数器，而可灵活采用自行设计的测频计数电路，这不仅方便工作需要、还可降低成本。本文论述采用小规模集成块设计数字频率计的方法及相应电路，对于电子产品开发、测试人员具有参考及应用价值。
1 数字频率计测频的基本原理
频率的定义就是周期性信号在单位时间（1s）内变化的次数。若在一定时间间隔t内测得这个周期性信号重复变化的次数为n，则其频率可表示为：f=n/t。本数字频率计的工作原理为：被测信号经放大整形电路转换成计数器所要求的脉冲信号，其频率与被测信号相同。时基电路提供标准时间信号T，其高电平持续时间=1s，当1s信号到来时，闸门开通，被测脉冲信号通过闸门，计数器开始计数。直到1s信号结束时闸门关闭、停止计数，同时保持原有的状态不变。若在闸门时间1s内计数器记得的脉冲个数为N，则被测信号频率=NHz。逻辑控制电路的作用有二：
（1）产生锁存脉冲，使显示器上的数字稳定显示；
（2）产生清零脉冲，使计数器每次的测量从0开始计数。
2 基本电路设计
本数字频率计由放大整形电路、时基电路、闸门电路、逻辑控制电路、分频器电路、数据选择电路、进位采集电路、计数器电路、锁存译码电路、显示电路组成，鉴于篇幅本文对设计中的主要电路进行介绍。
2.1 放大、整形电路
某些输入信号的电压较小，为使输入的信号更易于测量，使用晶体管放大器组成放大电路对输入的周期信号（正弦波、三角波等）进行放大。本设计采用9014组成的放大电路对波形进行放大。
输入的待测周期信号未必是脉冲信号，因此必须对输入端的信号进行整形，将其转变成计数器要求的脉冲信号。设计中采用的是由555定时器构成的施密特触发器对波形进行整形。其工作原理为：当输入信号电压逐步升高时，>施密特上的，内部触发器发生翻转；当逐步下降到<，电路会再次发生翻转。施密特触发器不仅可将缓变的输入信号转换为边沿陡峭的矩形波，同时在输入信号的上升过程中，输出状态转换时对应的输入电平，与输入信号下降过程中输出状态转换时对应的输入电平数值是不同的，亦即存在所谓的“回差”。利用“回差”可以排除干扰的影响，得到正确的波形。
2.2 时基电路
时基电路用来产生一个标准的时间信号以控制计数器的计数标准时间。它可由定时器555构成的多谐振荡器、晶体振荡器等产生。由于时钟信号是控制计数器计数的标准时间信号，其精度在很大程度上决定了频率计的测量精度。因而要求方波的宽度准确且稳定。由定时器555构成的多谐振荡器精度不高且难以调节，故本设计采用晶体振荡器经分频获得。设计中时钟电路采用32.768kHz石英晶体和14级分频器CD4060构成晶体振荡器。CD4060内含有14级的二进制串行计数器，可进行分频，32.768kHz谐振频率经内部14级计数器=16384分频后在CD4060输出端可输出2Hz脈冲信号，产生脉冲宽度为1s的方波f=1/T=1/（1+1）=0.5Hz。所以2Hz的信号经两级D触发器构成的四分频可获得高电平为1s的脉冲信号。D触发器可由74LS74构成。要注意在电路中CD4060的清零端必须接地，否则计数器清零、同时振荡器停振。
2.3 闸门电路
闸门电路用来控制计数时间，由一个与非门构成。与非门的一端由时基电路提供的秒脉冲输入，另一端由待测信号整形后输入。电路的工作原理为：时基电路提供的秒脉冲作为门控信号，当门控信号为高电平时，闸门开通，整形后的脉冲信号经过闸门进入分频电路；当门控信号为低电平时，闸门关闭，禁止脉冲信号通过。这样通过闸门的通断就可记录1s内经过的脉冲次数N。
2.4 逻辑控制电路
时基信号结束时产生一个正跳变以产生锁存信号、触发锁存器，锁存后才能对计数器清零，使计数器在计数完毕后更新锁存信号。本设计采用CD4511，其为上升沿锁存、维持高电平，因而用正跳变的非端接CD4511的⑤脚。锁存和清零的间隔要充分小，否则会对准确度产生影响。所以锁存信号的负跳变又用来产生清零信号。基于此，对锁存集成须采用边沿触发式，且计数器与锁存同步工作，既都在时钟的上升沿触发工作脉冲信号。74LS123可完成该部分功能，其脉冲宽度由电路的时间常数决定，但为保证系统正常工作，单稳电路产生的脉冲宽度不能大于该量程分频器输出信号的周期。
2.5 计数器电路
计数器对经整形（分频）后的待测信号进行脉冲计数，计数完毕后送入锁存译码电路，并在显示器上显示。电路采用4位十进制计数器级联而成，十进制计数器使用74LS90，其中计数器的清零由清零脉冲加手动复位开关实现。
2.6 锁存译码电路
锁存译码电路由锁存器和译码器构成，本设计采用CD4511来实现。CD4511具有锁存、译码和和驱动功能，可直接驱动数码管。若计数器输出直接接译码显示，则在闸门信号为高电平期间、频率的显示将会随着计数值的增加而不断变化。为防止该现象产生，须在计数和显示之间加入锁存。只有当计数器停止计数后（闸门信号由高电平变低电平后），才将计数值锁存并输出译码显示，锁存信号由逻辑控制电路提供。因CD4511为上升沿锁存，低电平导通、高电平保持，因而CD4511的锁存端⑤脚接锁存信号的非端，即74LS123的④脚。这样在跳变的瞬间，锁存器导通，计数器的数值输入锁存器锁存、并对计数器清零。为防止显示时出现闪烁现象，锁存信号的周期必须大于人眼的视觉滞留时间。
3 设计总结
本简易数字频率计由多个子电路组成，为保证电路达到设计的精准度，电路制作过程中要注意对元器件兼容性的检查，电路制作完成后还应使用示波器等仪器对其进行必要的检查调试。
参考文献
[1]谢自美.电子线路设计、实验、测试[M].武汉：华中科技大学大学出版社，2000.
[2]康华光.电子技术基础[M].北京：高等教育出版社，2000.
[3]梁廷贵.现代集成电路实用手册[M].北京：科学技术文献出版社，2002.